Wie AMD 3D V-Cache die Ryzen-Leistung um bis zu 25 Prozent steigern kann

AMD teilte am Montagabend auf der Computex 2021 mit, dass es seine Chiplet-Architektur zu 3D-Chiplets weiterentwickelt hat, insbesondere zu der sogenannten 3D-V-Cache-Technologie. Die Technologie allein verspricht Leistungssteigerungen für ihre Ryzen- und Epyc-Prozessoren, die 25 Prozent erreichen können.

AMD hat bei seiner 3D-Chiplet-Technologie „große Fortschritte“ gemacht und sollte sie bis Ende 2021 in seinen „High-End-Produkten“ vorstellen, sagte AMD-Geschäftsführerin Dr. Lisa Su während einer Keynote-Ansprache von Computex.3D V-Cache erlaubt AMD nimmt einen mobilen Ryzen 5000-Prozessor und verbindet einen 64-MB-SRAM-Cache direkt darüber.

Su zeigte einen Ryzen 9 5900X, AMDs schnellste Gaming-CPU, und verglich ihn dann mit einem Prototyp 5900X mit angeschlossenem 3D-V-Cache. In den Xbox Game Studios Zahnräder 5, Die Frameraten verbesserten sich um 12 Prozent. In anderen Spielen, die ebenfalls einen identisch getakteten 5900X verwenden, stieg die Leistung um 4 bis 25 Prozent, was einem Durchschnitt von 14 Prozent entspricht, sagte Su.

AMD Computex 2021 3d V Cache Gaming FPS 2 YouTube / AMD

Dr. Lisa Su von AMD lieferte Benchmarks, die zeigen, wie der Prototyp des 3D-V-Cache die Spieleleistung erheblich verbessern kann.

Gestapelte Chips klingen wie die Zukunft

Das mag alles vertraut klingen. Im Jahr 2018 begann Intel zu zeigen, wie seine Foveros-Technologie es ermöglichte, seine CPU-Logik übereinander zu stapeln. Dadurch konnte Intel den kurzlebigen Lakefield-Prozessor entwickeln, aber auch den kommenden, leistungsstärkeren Alder Lake-Chip, den Intel auf der Computex sowohl in Desktop- als auch in Mobilversionen zeigte.

amd computex 2021 3d v cache diagramm besser groß YouTube / AMD

AMD-CEO Dr. Lisa Su erklärt 3D V-Cache in ihrer Computex-Präsentation.

Laut Kevin Krewell, Analyst bei Tirias Research, ist die Implementierung der 3D-Stapeltechnologie durch AMD jedoch anders. AMD verwendet Through-Silizium über die Technologie von TSMC, seinem Gießereipartner, ähnlich der Technologie, mit der Speicherhersteller DRAM und NAND-Flash übereinander stapeln. Es hat bessere Leistungs- und Bandbreiteneigenschaften als Foveros, aber es ist nicht bekannt, wie gut es hergestellt werden kann.

Lesen Sie auch  Elizabeth Holmes könnte Ex-Freund des Missbrauchs im Theranos-Prozess beschuldigen

“AMD nutzt die Technologie, um eine zusätzliche Leistungssteigerung von ~ 12 Prozent für seine CPUs zu erzielen, indem mehr L3-Cache hinzugefügt wird”, sagte Krewell per Sofortnachricht. “Diese Technologie kann auch in EPYC-Servern verwendet werden.”

Das Platzieren eines großen Caches direkt neben der CPU kann erhebliche Leistungsvorteile haben. Prozessoren müssen nach Anweisungen fragen, und das Speichern in einem leicht zugänglichen Cache – im Gegensatz zum Suchen im Systemspeicher – kann eine einfache Möglichkeit sein, die Systemleistung zu steigern. Das Backen dieses Caches in den Prozessorchip bietet jedoch mehr Möglichkeiten für Chipfehler. Im schlimmsten Fall könnte der gesamte Chip unbrauchbar werden.

Das Hinzufügen des Caches als separater Chip und das anschließende Stapeln spart Platz und Kosten, behält jedoch den Bandbreitenvorteil bei und fügt den verfügbaren Cache hinzu. Zum Beispiel sagte Su, sein Prototyp habe SRAM an jedes AMD-CCD gelötet, was insgesamt 192 MB SRAM-Cache entspricht. Der verfügbare Level-3-Cache des heutigen 5900X beträgt nur 64 MB oder ein Drittel des 3D-V-Cache-Prototyps.

AMD Computex 2021 3d V Cache aus nächster Nähe Chip YouTube / AMD

AMDs Su hält den Prototyp des 3D-V-Cache-Chips hoch.

Nach den Multichip-Modulen und dem Chiplet-Ansatz von AMD bezeichnete Su 3D-Chiplets als den „nächsten großen Schritt nach vorne“. Durch Platzieren des zusätzlichen Siliziums auf dem CPU-Chip wird der verfügbare Cache verdreifacht. Die durchgehenden Silizium-Durchkontaktierungen (oder On-Chip-Drähte) von TSMC ermöglichen es der CPU und dem Cache, mit mehr als 2 TBps Bandbreite miteinander zu kommunizieren, sagte Su. Su sagte auch, dass AMDs Die-to-Die-Ansatz direkte Kupferverbindungen verwendet, keine Lötperlen. Dies ist eine indirekte Kritik an Intels Foveros-Ansatz, der Mikrobumps verwendet und somit mehr Strom verbraucht und weniger Bandbreite bietet, bemerkte Krewell.

Lesen Sie auch  Trotz des reduzierten Angebots, sagt D2L-Gründer, dass öffentliche Märkte eine „enorme Chance“ für Technologieunternehmen darstellen

Im Moment bedeutet dies auch, dass AMD den Alder Lake-Ansatz von Intel nicht einfach reproduzieren kann. Auf der anderen Seite spielt es möglicherweise keine Rolle, da AMD sowohl bei seinen Ryzen- und Epyc-Prozessoren als auch möglicherweise bei seinen GPUs Leistungssteigerungen erzielen kann. Die Frage ist nun: Welcher AMD-Chip wird mit 3D-V-Cache gesegnet?

Hinweis: Wenn Sie etwas kaufen, nachdem Sie auf die Links in unseren Artikeln geklickt haben, erhalten wir möglicherweise eine kleine Provision. Weitere Informationen finden Sie in unserer Affiliate-Link-Richtlinie.

Leave a Reply

Your email address will not be published.

This site uses Akismet to reduce spam. Learn how your comment data is processed.